您好、欢迎来到现金彩票网!
当前位置:大发体育在线 > 指令译码器 >

11指令寄存器电路原理图如图2 8所示。其在构成模型计算机时作为

发布时间:2019-07-28 16:39 来源:未知 编辑:admin

  11指令寄存器电路原理图如图2 8所示。其在构成模型计算机时作为指令译码电路的输入 实现指令微程序入口地址及微程序的跳转控制。它由一片74LS273构成 数据输入已经接到了“总线单元”的内部数据线引出。打入时钟由门控信号C IR和T3脉冲相与得到。 时序发生器单元时序发生器单元根

  11指令寄存器电路原理图如图2 8所示。其在构成模型计算机时作为指令译码电路的输入 实现指令微程序入口地址及微程序的跳转控制。它由一片74LS273构成 数据输入已经接到了“总线单元”的内部数据线引出。打入时钟由门控信号C IR和T3脉冲相与得到。 时序发生器单元时序发生器单元根据信号源及启停电路产生模型计算机所需的节拍脉冲信号OT1、OT2、OT3、OT4 其电路原理图如图2 9所示。 OT4OT1OT2OT3T4 T1 T2 T3 D3Q4Q3D2Q3Q2Q2CLR74LS175QQD74LS74CLRQD74LS74CLR开关组单元 T4 5V单步连续KK11K1K 5V 5V 5VSTART时序发生器单元 CrΦANDANDANDANDANDANDANDNANDNANDNANDNANDNANDNANDANDNOTNOTNOT 时序发生器单元电路原理图它的基本原理是根据方波信号源Φ经过消抖电路产生四个等间隔的时序信号0T1、0T2、0T3、0T4 并且受微动开关“START”和“连续 单步”开关的控制。当“连续 单步”开关置为“连续”时 按动微动开关“START”启动时序 则产生连续的时序信号OT1 OT4 当“连续 单步”开关置为“单步”时 每按动一次微动开关“START” 则产生一组时序信号OT1 OT4。 12 另外 为提供单元实验时的各个时序信号 本单元还有一个独立的单脉冲产生及消抖电路KK2 每按动一下微动开关KK2 就产生一个稳定的单脉冲 包括一正一负 并通过排针形式引出。见图2 10所示。时序信号OT1 OT4和信号源Φ的关系图如图2 11所示。时序电路也受总清开关CLR的控制 当拨动CLR开关1 会使时序发生器电路停止运行并OT1OT4输出全为0。 VCC1K1KKK2 KK2 KK2 VCC1K1KSTARTSTART时序发生器单元 10微动开关START及KK2 OT1OT2OT3OT4CPU周期CPU周期Φ 11时序信号OT1 OT4和信号源Φ的关系图 信号源单元信号源单元用来产生机器所需要的时钟信号 其电路原理图如图2 12所示。其电路由一个555震荡电路组成 SY端输出一个可调频率的方波信号 由可调电阻进行调节 信号的频率范围在50HZ 300HZ之间。此电路用来给时序发生器产生信号源Φ。 13 84762351 VCC 55547010K224104方波信号输出SY信号源单元47K 12信号源电路原理图 微程序控制器单元本系统的微程序控制器单元主要由编程电路部分和核心微控器部分组成 其电路构成如图2 13所示。 控制存储器由4片EEPROM芯片28C16并联组成 具有可重复编程及掉电保护功能 每个28C16只使用A7 A0地址 高三位A10、A9、A8被接地 它们的地址A7 A0分别并到一起 每片的数据位为8位 所以 控存的容量为256 32位。控存的数据线输出至微指令寄存器 微指令寄存器由3片锁存器74LS273和4片2D触发器74LS74组成 它们的时钟脉冲为T2脉冲信号。3片273输出24位微命令信号 可以部分信号译码译出更多位 4片74LS74构成8位的后续微地址 经过一个三态门74LS245又输出到控存的地址线上。这样在时序信号的控制下 可以连续的读出控存中的微代码去完成相应的微操作 从而解释每一条机器指令的执行。控存的32位数据端有32位微代码指示灯 8位微地址有8位的微地址指示灯。 为了在本地状态下手动为控存编程及校验 本单元设置有一个编程开关及其控制电路 在该单元的右上脚。该编程开关有三种状态 编程、校验及运行。 开关拨在“编程”状态下 即可以手动给控存写微代码。此时8位微地址寄存器的输出三态门关上 控存的地址由手动编程微地址锁存器74LS374给出 它的使能打开 时钟脉冲为T1脉冲信号。锁存器的输入可由8位数据开关给出 而32位的微代码由32位微代码输入开关给出 此时32位微代码经过的三态门打开 数据输入到控存的数据线上 这样用开关置上微代码和微地址后 启动时序 由产生的T1脉冲在其上升沿将微地址打入到手动微地址锁存器 在其高电平状态控存为写状态 会将32位微代码开关上置的数据写入到相应的微地址中。 开关拨在“校验”状态下 即手动读出某微地址中的微代码。同样此时8位微地址寄存器的输出三态门关上 控存的地址由手动编程微地址锁存器74LS374给出 它的使能打开 时钟脉冲为T1脉冲信号。锁存器的输入可由8位数据开关给出 而32位微代码输入开关的三态门关闭 启动时序 由产生T1脉冲在其上升沿将微地址打入到手动微地址锁存器 14及控制单元74LS374OECLKG74LS245MK16MK2374LS273Q7 Q0D7 D0CLR开关组单元G74LS245MK8MK15G74LS245MK0MK774LS27374LS273 SE1SE2SE374LS245C TR1SE4GC RiSE5C TR2C ARSE0C IR138 译码138 译码138 译码TW3C INTTW1TW2TW0LDCPWEIO MC PCRDC SPIAU DB PCICFB ALUB SPB SRB RDB RS微地址显示灯CLRCLKCLRCLKCLRCLKUA732位微代码输入开关 D02816A7A0CSWEOEA10 A9 A8D7 D02816A7 A0CSWEOEA10 A9 A8D7 D02816A7 A0CSWEOEA10 A9 A8D7 D02816A7 A0CSWEOEA10 A9 INTY0A2A1A0B2B1B0C2C1C0MCNS1S0S3S2G74LS245MK24MK31MD15 MD8 5V MD23 MD16 5V MD31 MD24 5V MD7 MD0 5V 5V UA0编程开关T1T2MA7 MA0 P3 2单片机单元P3 3P3 4P3 5总线微程序控制器电路原理图 15 时控存处于读状态 直接读出上述微地址中存储的微代码 并由32位微代码指示灯显示。 当编程开关拨在“运行”状态下时 32位微代码输入开关的三态门关闭 手动微地址锁存器374的输出使能关闭 8位微地址寄存器的输出三态门打开 这样在时序的控制下可以连续的读出执行存储的微代码。8位后续微地址锁存器的强制端由地址转移逻辑控制 强制若干位为1 从而发生微程序的分支转移。详细电路见指令译码单元。 写及片选信号在联机时也可由单片机管理单元来控制从而可以在上位机联机操作软件中对控存进行更直观便捷的读写操作。微指令寄存器及后续微地址寄存器的清零端都已经接至“开关组单元”的总清开关CLR上 当拨动CLR开关1 就可以使它们清零。10 指令及寄存器译码单元 该单元实现指令译码及寄存器译码功能 即根据机器指令及相应的微代码进行译码使微程序转入相应的微地址入口 从而实现微程序的顺序、分支、循环运行 以及三个工作寄存器R0、R1、R2的选通译码 分别由一片GAL20V8和GAL16V8来实现。其电路原理图如图2 14、图2 15所示。 AND2AND2 AND2 AND2 AND2 OR3NOTNOTI6I5INTICF 14指令译码逻辑 指令译码图中 电路对指令寄存器中的指令码的I7 I4、I1、I0位进行逻辑译码 条件有测试字TW3、TW2、TW1、TW0、时序脉冲T4、进位标志FC、中断信号INT、单条指令执 16 行完成标志ICF等 SWB、SWA为控制台状态信号 通过不同的指令及条件得出SE5 SE0不同的状态 SE5 SE0接到微程序控制器中微地址寄存器的强制端上 用来强制后续微地址的低6位 从而使微程序的地址产生分支转移。 ANDCRiI3I2B RdGBAGBAGBAB RsI1I0B R2B R1B R0C R0C R12 4C R2Y0Y1Y2Y0Y1Y2Y0Y1Y2译码器2 4译码器2 4译码器 15寄存器译码逻辑 寄存器译码同样根据指令寄存器中的I3 I0和微控器输出的源寄存器输出使能B Rs、目的寄存器输出使能B Rd及寄存器打入选择C Ri信号 来产生寄存器R0、R1及R2的输出使能B R0、B R1、B R2和门控信号C R0、C R1、C R2。 11 中断控制单元 中断控制单元电路原理图如图2 16所示。在该单元中 用一个寄存器 74LS374 用来存放中断向量 以提供中断子程序入口地址。由两个D触发器组成中断的请求、响应、允许及禁止。 中断向量寄存器的打入门控信号为C INT 和T4相与得到寄存器的时钟脉冲 输出使能信号为B INT 低电平有效。右边有两个D触发器 一个为中断屏蔽触发器 它的数据输入端接高电平 时钟端由IA信号控制 用来开中断。另一个D触发器为中断请求锁存器 IREQ为外部中断源请求信号。当中断为开状态时 外部发出一个有效的中断请求信号 为上升沿触发 就会将一个“1”状态锁存进中断请求锁存器 由INT向CPU发出请求。当CPU响应中断后读取中断向量的同时会由B INT发出低电平将中断屏蔽触发器和中断请求锁存器清零 进行自动关中断 防止在处理中断服务程序期间响应另一个中断请求。 中断向量寄存器的输入已经接至“总线单元”的内部数据总线上 两D触发器的清零端为B INT和总清开关CLR输出相与得到 即在拨动总清开关CLR为1 也会使中断屏蔽寄存器和中断请求锁存器清零。17 Q7Q0D7D0INT 374 OEANDDQCLRD触发器 74 DQCLRD触发器 74 5VAND总线开关组单元总清CLRT4C INTB INTINTIAIREQD7D0中断控制单元 16中断控制单元电路 12 堆栈指针单元 堆栈指针单元电路原理图如图2 17所示 由两片4位加减计数器74LS169串 并组成。堆栈指针寄存器的数据输入线已经接至“总线单元”的内部数据总线上 输出经过三态门引至排针SPJ1上 输出使能由B SP信号控制。U D为计数器加减选择 为高电平时做加计数 三态门 245 SP 169 SP 169 总线 D4CETCETCEPCEPROCROCLDLDD7D0总线单元堆栈指针单元U DU DU 17堆栈指针单元电路原理图 低电平时做减计数。时钟脉冲为门控信号C SP和T4脉冲相与得到 每到来一个有效的时钟脉冲 计数器做加1或减1操作。LD为预置装载使能控制信号 低电平有效 即当LD为低 18 电平时 此时到来一个有效的时钟脉冲 即可将当前数据总线上的数打入到计数器中。 13 总线所示。由于CPU内部各个部件的数据输入总线已经连接到“总线单元”上的内部数据总线上 所以做实验时只需要将相应单元的输出数据线接到总线单元中的数据线排针即可 数据线位横向是已经连接好的 它们经过一片74LS240驱动发光二极管用来指示总线上的数据。 实验中各部件用到的时序信号均已接至总线上 所以实验时可以将“时序发生器单元”输出的时序信号OT1 OT4对应接至该单元的T1 T4 或用单脉冲信号接至T1 T4某位上 即可给用到该时序信号的实验单元供上时序信号。 5D7D0D0D71K1K总线总线 系统总线单元 系统总线用于CPU连接存储器及输入输出设备等 系统总线所示。 其中 数据总线连接到了“总线单元”的内部数据总线上 地址总线连接到了“地址寄存器单元”的输出上 控制总线中的RD、WE、IO M信号分别连接到“微程序控制器单元”中相应的输出信号上 IREQ信号连接到“中断控制单元”的相应输入信号端上。 19系统总线 RDWEIO MIREQ数据总线 输入设备单元 输入设备单元电路原理图如图2 20所示。8位二进制拨动开关作为数据开关 有相应的8个发光二极管指示其电平状态 灯亮为高电平 灭为低电平。数据开关的输出经过一个三态门 74LS245 引至排针IPJ1上 三态门的输出使能为B SW信号和RD信号进行逻辑或得到。 20输入设备单元电路原理图 16 输出设备单元 输出设备单元电路原理图如图2 21所示。由两片GAL16V8编程分别实现4位数据的锁存及数码管7段译码 驱动数码块显示。锁存器的时钟脉冲为CS信号和WR写信号进行逻辑或得到。 GAL16V8GAL16V8D7WRCSOR锁存及7段译码锁存及7段译码输出设备单元D0 21输出设备单元 17 外设译码单元 外设译码单元电路原理图如图2 22所示。此单元用来选通存储器或I O设备的片选信号。MY0用来选择存储器的片选 IOY0、IOY1、IOY2及IOY3用来选择不同的I O设备的片D7IPJ1三态门 245 SWGLED01KLED71K300SW0SW7300VCCB7B0A7A0DIRVCC输入设备单元D0ORRD 20 选有效 它们都为低电平有效。从图中可以看出 当IO M为高电平时 MY0为低电平 存储器选择有效 而其他I O设备的片选都为高电平 为无效状态 当IO M为低电平时 存储器选择无效 而此时根据A1、A0的状态来选择哪个I O片选有效 用了一片2 4译码器 74LS139 。而写信号WE只有在T3时刻是才会输出有效的低电平信号。 4译码139 NOTNANDIO MWERDBAOEY0Y1Y2Y3NOTT3IOY0IOY1IOY2IOY3MY0WRRDA1A0外设译码单元 22外设译码单元电路原理图 18 开关组单元 开关组单元为18个相对独立的二进制拨动开关 用来手动模拟一些二进制控制信号方便单独研究每个部件模块的功能。除最右边的CLR为总清开关 很多部件的清零端都已连接至此开关 其他开关可任意使用。开关电路原理图如图2 23所示。每个开关都有一个发光二极管指示其状态 灯亮为高电平 灭为低电平。 LED1K300VCC开关组单元 23开关组单元电路原理图 19 显示单元 此单元为调试方便设置了8个LED指示灯用来指示所连接端L7 L0的电平状态。单元电路图如图2 24所示。L7 L0排针经过一片74LS245驱动8位LED指示灯。

http://cajonbrush.com/zhilingyimaqi/283.html
锟斤拷锟斤拷锟斤拷QQ微锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷锟斤拷微锟斤拷
关于我们|联系我们|版权声明|网站地图|
Copyright © 2002-2019 现金彩票 版权所有